KAIST, AI 반도체 구동 ‘범용 전하주입기’ 개발

[충청뉴스 이성현 기자] 국내 연구진이 원자 몇 개 두께의 초박막 2차원 반도체에서 전력 효율과 소자 성능을 극대화하면서도, 반도체 극성에 따라 전극 소재를 따로 써야 했던 한계를 단 하나의 소재로 해결하는 신기술을 세계 최초로 구현했다.

한국과학기술원(KAIST)은 생명화학공학과 서준기 교수 연구팀이 연세대, 베이징 계산과학연구센터, KIST, UNIST, 삼성전자 연구진과 층상 반도체 소재인 이셀레늄화주석(SnSe2)을 활용해 n형과 p형 초박막 반도체 모두에 전기를 원활히 공급하는 ‘범용 반데르발스 터널링 주입기’를 개발했다고 16일 밝혔다.

전력을 줄이면서 빠르게 작동하는 CMOS(상보형 금속산화물반도체) 회로를 구현하려면 전자가 움직이는 n형과 정공이 움직이는 p형 트랜지스터가 모두 필요하지만, 기존에는 두 극성에 요구되는 에너지 조건이 달라 각각 다른 금속 전극을 사용해야 했다.

특히 금속을 두께 약 0.7nm의 단층 2차원 반도체에 직접 증착하면 원자층이 손상되거나 계면 결함이 발생해 전하 주입이 막히는 병목 현상이 심각했다.

이에 연구팀은 화학결합 대신 약한 상호작용을 일으키는 반데르발스 접촉 특성을 지닌 SnSe2를 도입해 층간 간격을 약 2.15Å 수준의 손상 없는 깨끗한 계면으로 형성하고 전기적 불균일도를 기존 니켈 전극 대비 6배 이상 개선했다.

SnSe2 주입기는 연결되는 채널 특성에 따라 맞춤형 양자 터널링 통로를 형성한다.

p형 이셀레늄화텅스텐(WSe2)에서는 밴드 간 터널링을 통해 기존 니켈 전극 소자 대비 최대 구동 전류를 1000배 이상 올렸으며 n형 이황화몰리브덴(MoS2)에서는 게이트 전압으로 조절되는 얇은 장벽을 통해 온·오프(on/off) 전류비 10억(10⁹) 이상, 최소 문턱 아래 기울기 70mV/dec 미만의 스위칭 특성을 기록했다.

특히 n형 MoS2의 경우 약 0.7nm라는 초박막 두께 특성 덕분에 넓은 공핍 영역이 형성되지 않고 터널링 거리가 제한된다는 점을 역이용해 전자 주입 효율을 극대화했다.

연구팀은 동일한 SnSe2 주입기로 n형과 p형을 결합한 CMOS 인버터 회로를 제작해 공급전압 2V 조건에서 340에 달하는 높은 전압 이득과 nW 수준의 저전력 스위칭 동작을 입증했다.

이번 연구는 n형과 p형 전극을 일일이 따로 제작하던 복잡한 공정을 단일 소재로 통합해 초저전력 2차원 CMOS 집적회로 실용화를 앞당겼다는 점에서 의미가 크다.

연구팀은 SnSe2를 약 200~270℃의 저온에서 유기금속 화학기상증착법(MOCVD)으로 합성하는 기술을 확보하고 있어 기존 실리콘 회로 위에 소자를 높게 쌓아 올리는 반도체 후공정(BEOL)에도 적용이 가능하다.

서준기 교수는 “이번 연구는 단층 2차원 반도체의 가장 까다로운 관문인 전하 주입 문제를 한 가지 소재로 해결할 수 있음을 보여준 성과”라며 “대면적 공정 및 직접 성장 기술을 결합해 저전력 3차원 AI 반도체 플랫폼으로 발전시켜 나가겠다”고 설명했다.

한편 대면적 패터닝과 소자 안정성 검증이 이어지면 아파트처럼 여러 층으로 쌓아 올리는 초고집적 3차원 반도체 시대가 가속화될 전망이다.