[충청뉴스 이성현 기자] 국내 연구진이 원자 한 층 수준으로 얇은 차세대 2차원 반도체의 정교한 결정 구조를 완벽히 보호하면서 특정 영역의 저항만 핀셋처럼 집어내 낮추는 혁신적인 플라즈마 도핑 기술을 세계 최초로 구현했다.
한국연구재단은 한국과학기술원(KAIST) 최성율·김용훈·강기범 교수 공동연구팀이 2nm 두께의 초박막 이중 보호층을 활용해 이황화몰리브덴(MoS2) 2차원 반도체의 손상 없이 필요한 위치에 고농도 전자 도핑을 수행하는 공정 기술을 개발했다고 7일 밝혔다.
실리콘을 대체할 차세대 소재로 꼽히는 2차원 반도체는 극도로 얇은 특성상 기존의 이온 주입이나 열 확산 방식을 적용하면 원자층 결정 구조가 쉽게 파괴되는 한계가 있었다. 대면적 처리가 용이한 플라즈마 공정도 고에너지 입자가 반도체 격자를 직접 손상시켜 상용화의 장애물로 작용해 왔다.
이에 연구팀은 MoS2 표면에 pV3D3(2nm)와 Al2O3(2nm)를 적층한 이중 보호층을 형성하는 ‘장벽 보조 플라즈마 도핑법’을 고안해 문제를 해결했다.
이 초박막 보호층은 플라즈마의 강한 물리적 충격은 방어하는 동시에, 도핑에 필요한 NHx 활성종(라디칼)만 통과시키는 ‘화학 필터’로 작동한다.
보호층을 적용한 MoS2는 결정성을 깨끗하게 보존하면서도 4.3×10¹³cm⁻²의 높은 전자 농도를 확보했다.
제1원리 계산 결과 NH2는 전자 공여체로 작용해 n형 도핑을 유도하고, NH는 황 공공 결함을 치유하는 메커니즘이 확인됐다.
이로써 금속 전극과 반도체 사이의 접촉저항은 기존 47kΩ·µm에서 1.45kΩ·µm로 기존 대비 32분의 1 수준으로 급감했다.
특히 전자가 이동하는 길목 중 저항이 집중되는 특정 위치만 고르는 ‘영역 선택적 저항 제어’를 실현해, 접촉 영역 도핑 시 쇼트키 장벽을 226.7meV에서 73.7meV로 낮추고 이동도 및 온전류를 5.8배 끌어올렸다.
또 게이트가 덮이지 않는 확장 영역을 선택 도핑했을 때는 문턱전압과 스위칭 특성을 그대로 유지한 채 아주 낮은 전압(VDS=0.05 V) 조건에서 전류 흐름(온전류)을 최대 260배까지 극적으로 증대시키는 데 성공했다.
이번 연구는 보호와 도핑이라는 상반된 조건의 균형점을 초박막 소재 적층 기법으로 풀어내고 단순 채널 도핑을 넘어 실제 트랜지스터의 저항 취약 부위만 선택 제어하는 실용적 이정표를 제시했다는 점에서 차별성을 갖는다.
해당 기술이 상용화될 경우 차세대 초미세 저전력 논리소자를 비롯해 원자층 소재 기반의 2차원 CMOS 회로, 하나의 웨이퍼 위에서 층을 차례로 쌓아 올리는 모놀리식 3차원 반도체 집적 공정에 핵심 기반 기술로 폭넓게 활용될 전망이다.
최성율 교수는 “이번 연구는 2차원 반도체의 결정성을 완전하게 유지하면서 필요한 위치의 저항만 선택적으로 낮출 수 있음을 검증했다”며 “향후 대면적 기판에서의 도핑 균일성 검증, 공정시간 단축, 미세 소자에서의 영역 제어 등을 추가 검증해 실제 2차원 CMOS 및 모놀리식 3차원 집적 반도체에서 저전력 성능을 입증할 계획”이라고 설명했다.
