[충청뉴스 이성현 기자] 국내 연구진이 기존 대비 95% 전력 절감이 가능한 신소재를 개발했다.
한국전자통신연구원(ETRI)은 자체 보유한 나노 소재기술을 이용해 기존 일본이 보유한 기술 대비 95% 전력 절감이 가능한 획기적인 반도체 칩렛 패키징 기술을 개발했다고 28일 밝혔다.
연구진이 개발한 95% 절전 첨단 반도체 칩렛 패키징 기술은 반도체 웨이퍼에 연구원이 개발한 신소재인 비전도성 필름(NCF)을 붙인 후 타일처럼 생긴 칩렛에 면 레이저를 조사(照射)해 경화하는 총 3단계로 이뤄진다.
그동안 반도체 업계에서는 첨단 반도체 패키징 공정에 주로 일본 소재를 사용해 왔다. 하지만 공정이 총 9단계를 거치는 등 복잡하고 다양한 장비가 사용되며 높은 전력소모, 청정실 유지비용, 유해물질 배출 등이 큰 단점이었다.
아울러 대만반도체제조회사(TSMC), 인텔, 삼성전자 등 글로벌 반도체 기업들이 수 나노미터(㎚)의 첨단 반도체 선단으로 만들어진 고밀도 칩을 위한 새로운 집적 기술개발에 박차를 가하고 있다.
기존기술로는 칩렛 집적기술이 요구하는 수십 마이크로미터(㎛) 크기의 칩간 연결통로라 할 수 있는 접합부의 세척 불가능, 상온에서 접합의 필요성 등이 적용하기 어렵다는 단점도 있었다.
연구진이 개발한 기술은 자체 보유한 나노소재 설계기술과 나노신소재를 활용해 20여년 핵심원천기술 연구 끝에 독자 개발해 냈다.
개발한 공정은 첨단 반도체 웨이퍼 기판에 개발한 나노 신소재를 적용한 후 다양한 웨이퍼에서 제작된 칩렛으로 타일을 만들어 1초 정도의 면 레이저를 쏘아서 접합 공정을 완성하고 후경화 공정으로 완료된다.
연구진이 개발에 성공한 핵심 신소재는 고분자 필름으로 만들었다. 10~20㎛두께의 에폭시 계열 소재에 환원제 등이 첨가된 나노소재이다. 본 소재에 레이저를 쏘면 반도체 후공정(패키징)의 단계에서 세척, 건조, 도포, 경화 등에 이르는 전 단계를 해결한다.
따라서 ETRI가 개발에 성공한 본 나노 신소재는 소재가 갖는 특수성으로 인해 반도체 후공정에 필요한 접합소재 역할과 각 단계에 이르는 소재 특징을 갖고 있는 셈이다.
아울러 기존에는 웨이퍼에서 분리한 칩을 보드에 붙여 한 개씩 잘라서 쓰는 방식이었다. 이런 방식도 연구진의 나노 신소재 덕분에 칩렛을 웨이퍼 기판에 마치 타일을 붙이듯 직접 찍어 붙이는게 가능해졌다.
이처럼, 본 기술은 공정이 간단해 전체 생산라인을 기존 20미터(M)이상을 4미터로 즉, 20%로 줄일 수 있다. 질소 가스도 필요 없어 유해물질이 발생하지 않는 장점도 있다.
첨단 칩렛 패키지에 적용할 수 있는 고정밀 공정이라는 특징도 아울러 있다. 특히 고정밀 공정을 개발하기 위해 세계 최초로 상온(25℃)에서 집적 공정이 가능하다는 것이 특징이다. 기존 공정들은 모두 스테이지 온도를 100℃로 가열해 전력 소모는 물론 열 팽창으로 인한 오차 증가, 신뢰성 저하의 문제를 가지고 있었다.
ETRI 연구진은 특성 온도 변화 이상에서 활성화되는 나노 소재 설계 기술을 이용하여 온도 상승으로 인한 흄(연기) 발생 없이 상온 스테이지에서도 접합 공정이 가능한 신소재와 신공법을 세계 처음으로 개발해 냈다고 설명했다.
특히, 본 기술은 미국의 마이크로 LED 관련 스타트업은 물론 첨단 반도체 분야의 세계적인 파운드리 회사가 공정성과 신뢰성 평가를 진행하고 있어 향후 우수 평가시 3년 내 상용화가 가능할 것으로 전망하고 있다.
ETRI 연구진은 향후, 반도체 디스플레이 업체가 필요로 하는 저전력·친환경 공법에 본 기술이 해답을 제공할 수 있을 것으로 판단했다. 첨단 칩렛 집적과 마이크로 LED 전사·접합 공정에 적용해 기술의 확장성과 응용성을 확대할 계획이다.
